DISEÑO DE UN AMPLIFICADOR RIEL A RIEL CON TECNOLOGÍA CMOS 0,18 μm

Diego F.  Hernández; Juan F.  Antolínez; Elkin Y. Pineda; German Yamhure Kattah; Carlos Ivan Paez Rueda

DISEÑO DE UN AMPLIFICADOR RIEL A RIEL CON TECNOLOGÍA CMOS 0,18 μm

Diego F. Hernández, Juan F. Antolínez, Elkin Y. Pineda, German Yamhure Kattah, Carlos Ivan Paez Rueda

Producción: Contribución a una revista › Artículo › revisión exhaustiva

Resumen

En este artículo se realiza el análisis, diseño y simulación de un amplificador rail to rail R-R (riel a riel) a la entrada y a la salida utilizando una fuente sencilla de 3,3 V. La tecnología usada fue CMOS TSMC de 0,18 μm, de bajo costo relativo para uso académico. El proceso de implementación se hizo con herramientas industrial Synopsys. En el artículo se detalla la etapa de entrada R-R complementaria, se describen el circuito sumador y la etapa de salida R-R clase AB. Finalmente, se muestran el layout definitivo y los resultados de la evaluación del diseño.

Título traducido de la contribución	DESIGN OF A RAIL-TO-RAIL AMPLIFIER WITH 0.18 µm TECHNOLOGY
Idioma original	Español
Páginas (desde-hasta)	167-181
Número de páginas	15
Publicación	Revista EIA
Volumen	9
N.º	17
Estado	Publicada - jul. 2012

Palabras clave

VLSI
amplificador carril a carril
CMOS
layout

Acceder al documento

https://revistas.eia.edu.co/index.php/reveia/article/view/458

Citar esto

@article{0f841d0c8dbb42b88316574bb10cb185,

title = "DISE{\~N}O DE UN AMPLIFICADOR RIEL A RIEL CON TECNOLOG{\'I}A CMOS 0,18 μm",

abstract = "En este art{\'i}culo se realiza el an{\'a}lisis, dise{\~n}o y simulaci{\'o}n de un amplificador rail to rail R-R (riel a riel) a la entrada y a la salida utilizando una fuente sencilla de 3,3 V. La tecnolog{\'i}a usada fue CMOS TSMC de 0,18 μm, de bajo costo relativo para uso acad{\'e}mico. El proceso de implementaci{\'o}n se hizo con herramientas industrial Synopsys. En el art{\'i}culo se detalla la etapa de entrada R-R complementaria, se describen el circuito sumador y la etapa de salida R-R clase AB. Finalmente, se muestran el layout definitivo y los resultados de la evaluaci{\'o}n del dise{\~n}o.",

keywords = "VLSI, amplificador carril a carril, CMOS, layout, VLSI, rail to rail operational amplifier, CMOS",

author = "Hern{\'a}ndez, {Diego F.} and Antol{\'i}nez, {Juan F.} and Pineda, {Elkin Y.} and {Yamhure Kattah}, German and {Paez Rueda}, {Carlos Ivan}",

year = "2012",

month = jul,

language = "Espa{\~n}ol ",

volume = "9",

pages = "167--181",

journal = "Revista EIA",

number = "17",

}

TY - JOUR

T1 - DISEÑO DE UN AMPLIFICADOR RIEL A RIEL CON TECNOLOGÍA CMOS 0,18 μm

AU - Hernández, Diego F.

AU - Antolínez, Juan F.

AU - Pineda, Elkin Y.

AU - Yamhure Kattah, German

AU - Paez Rueda, Carlos Ivan

PY - 2012/7

Y1 - 2012/7

N2 - En este artículo se realiza el análisis, diseño y simulación de un amplificador rail to rail R-R (riel a riel) a la entrada y a la salida utilizando una fuente sencilla de 3,3 V. La tecnología usada fue CMOS TSMC de 0,18 μm, de bajo costo relativo para uso académico. El proceso de implementación se hizo con herramientas industrial Synopsys. En el artículo se detalla la etapa de entrada R-R complementaria, se describen el circuito sumador y la etapa de salida R-R clase AB. Finalmente, se muestran el layout definitivo y los resultados de la evaluación del diseño.

AB - En este artículo se realiza el análisis, diseño y simulación de un amplificador rail to rail R-R (riel a riel) a la entrada y a la salida utilizando una fuente sencilla de 3,3 V. La tecnología usada fue CMOS TSMC de 0,18 μm, de bajo costo relativo para uso académico. El proceso de implementación se hizo con herramientas industrial Synopsys. En el artículo se detalla la etapa de entrada R-R complementaria, se describen el circuito sumador y la etapa de salida R-R clase AB. Finalmente, se muestran el layout definitivo y los resultados de la evaluación del diseño.

KW - VLSI

KW - amplificador carril a carril

KW - CMOS

KW - layout

KW - VLSI

KW - rail to rail operational amplifier

KW - CMOS

M3 - Artículo

VL - 9

SP - 167

EP - 181

JO - Revista EIA

JF - Revista EIA

IS - 17

ER -

DISEÑO DE UN AMPLIFICADOR RIEL A RIEL CON TECNOLOGÍA CMOS 0,18 μm

Resumen

Palabras clave

Acceder al documento

Huella

Citar esto